民國108年 第3梯次 視聽電子甲級 學科
第71題
對於下列VHDL 程式之敘述,何者正確?
題目
對於下列VHDL 程式之敘述,何者正確?
- (1) a、b、cin 為全加器之輸入端,sum、carry 為輸出端
- (2) i2 為u1 半加器sum 輸出
- (3) i3 為u2 半加器carry 輸出
- (4) i1 為u1 半加器carry 輸出
官方答案
(1) a、b、cin 為全加器之輸入端,sum、carry 為輸出端、(3) i3 為u2 半加器carry 輸出
解析
此VHDL以兩個半加器組成全加器：u1的sum輸出接i1、carry輸出接i2；u2的sum輸出接sum、carry輸出接i3；最後carry＝i2 OR i3。a、b、cin為輸入，sum、carry為輸出；i3確實是u2的carry。i1是u1的sum而非carry，i2才是u1的carry，故2、4錯誤，選1、3。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。