民國110年 第3梯次 視聽電子甲級 學科
第19題
已知電源電壓為VD D,且CMOS IC 之VI H=0.7V D D,VI L=0.3V D D,V OH=V D D,V OL=OV,如果 該IC 之工作電…
題目
已知電源電壓為VD D,且CMOS IC 之VI H=0.7V D D,VI L=0.3V D D,V OH=V D D,V OL=OV,如果 該IC 之工作電壓現為VD D=10V,則其雜訊邊界(NOISE MARGIN)為多少?
- (1) 4.0V
- (2) 1.5V
- (3) 3.0V
- (4) 2.0V
官方答案
(3) 3.0V
解析
雜訊邊界分為高、低準位兩種。高準位雜訊邊界NMH＝VOH－VIH＝10V－0.7×10V＝10V－7V＝3V；低準位雜訊邊界NML＝VIL－VOL＝0.3×10V－0V＝3V－0V＝3V。兩者同為3V，代表輸入端可容忍的雜訊電壓約3V。選項1的4V、選項2的1.5V、選項4的2V都不符公式代入結果，常見錯誤是把0.7VDD或0.3VDD直接當成邊界值。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。