民國97年 乙級專案 視聽電子乙級 學科
第11題
T T L 與C M O S 邏輯電路一起使用時,通常需加
題目
T T L 與C M O S 邏輯電路一起使用時,通常需加
- (1) 電壓放大
- (2) 電流放大
- (3) A / D 轉換
- (4) 提升電阻界面電路
官方答案
(4) 提升電阻界面電路
解析
5V CMOS 的高準位輸入門檻 Vih 約為 3.5V，而 TTL 輸出高準位典型僅約 2.4V，直接相接時 CMOS 可能判不出高準位；此外 TTL 輸出灌電流（sink）能力強、供電流（source）能力弱。因此界面電路通常在 TTL 輸出與 CMOS 輸入之間加提升電阻（pull-up），把高準位拉近 VCC。此問題屬準位匹配，並非電壓放大、電流放大或類比數位轉換。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。