民國99年 乙級專案 視聽電子乙級 學科
第56題
對一串疊式電路之特性敘述,下列何者錯誤
題目
對一串疊式電路之特性敘述,下列何者錯誤
- (1) 可消除電晶體之V 變動所產生之非線性失真
- (2) 可改進電路的高頻特性,增加工作頻寬
- (3) 可用低耐壓的電晶體,工作於高壓之機器中
- (4) 可以降低輸出阻抗
官方答案
(4) 可以降低輸出阻抗
解析
串疊式（cascode）電路由共源極與共閘極串接，優點含：消除個別電晶體VBE（或Vgs）變動造成的非線性失真、降低米勒效應以改善高頻特性並增加頻寬、各元件分壓故可用低耐壓電晶體工作於高壓機器。但其輸出端為共閘極結構，輸出阻抗反而「提高」而非降低，故「可以降低輸出阻抗」為錯誤敘述，即本題答案。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。