民國104年 第1梯次 視聽電子乙級 學科
第72題
下列何者為設計組合邏輯電路之要素?
題目
下列何者為設計組合邏輯電路之要素?
- (1) 建立輸入、輸出真值表
- (2) 化簡布林代數
- (3) 繪製激勵表
- (4) 確定輸入、輸出個數並給予變數名稱
官方答案
(1) 建立輸入、輸出真值表、(2) 化簡布林代數、(4) 確定輸入、輸出個數並給予變數名稱
解析
組合邏輯電路的輸出只由當時的輸入決定，與過去狀態無關，其設計流程為：先確定輸入、輸出個數並命名變數，再依功能建立真值表，寫出布林函數後以卡諾圖或布林代數化簡，最後以邏輯閘實現。因此選項1、2、4都是必要步驟。激勵表（excitation table）用於序向邏輯電路設計，是推導正反器輸入條件以實現狀態轉移的工具，組合邏輯不需要，故選項3不屬於組合邏輯設計要素。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。