民國109年 第3梯次 視聽電子乙級 學科
第67題
下列何者為設計組合邏輯電路之要素?
題目
下列何者為設計組合邏輯電路之要素?
- (1) 繪製激勵表
- (2) 化簡布林代數
- (3) 確定輸入、輸出個數並給予變數名稱
- (4) 建立輸入、輸出真值表
官方答案
(2) 化簡布林代數、(3) 確定輸入、輸出個數並給予變數名稱、(4) 建立輸入、輸出真值表
解析
組合邏輯電路的設計流程是：先確定輸入、輸出的數目並命名變數，再依邏輯需求建立真值表，接著寫出布林函數並化簡，最後繪製電路圖。激勵表用於序向邏輯設計，是描述正反器在現態下所需輸入的表格，並非組合邏輯的設計要素。因此正確者為2、3、4。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。