民國109年 第3梯次 視聽電子乙級 學科
第75題
關於CMOS 數位IC,下列敘述何者正確?
題目
關於CMOS 數位IC,下列敘述何者正確?
- (1) CMOS 之工作頻率較TTL 為高
- (2) CMOS 輸入腳空接時可能引起錯誤動作
- (3) 靜態功率消耗較少
- (4) CMOS 之雜訊邊限較TTL 為佳
官方答案
(2) CMOS 輸入腳空接時可能引起錯誤動作、(3) 靜態功率消耗較少、(4) CMOS 之雜訊邊限較TTL 為佳
解析
CMOS 採用互補式金氧半對裝，靜態時只有極小漏電流，因此靜態功率消耗遠低於 TTL，此為其最大優勢。CMOS 輸入阻抗極高，輸入腳若空接（浮接）容易被雜訊或感應電壓拉動，造成邏輯誤動作，所以未使用的輸入端必須接 VDD 或 GND。CMOS 的邏輯位準擺幅接近電源電壓，雜訊邊限約可達電源電壓的 45%，優於 TTL 的約 0.4V 固定邊限。至於工作頻率，早期 4000 系列 CMOS 因閘極電容與導通電阻較大，速度低於 TTL，故第一項敘述不正確。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。