民國113年 第3梯次 視聽電子乙級 學科
第62題
有關CMOS 邏輯閘的敘述,下列何者錯誤?
題目
有關CMOS 邏輯閘的敘述,下列何者錯誤?
- (1) 需正負兩種外加電源,才能工作
- (2) 不用的輸入端,應接到VSS 或VDD,不可空接
- (3) 其傳播延遲比 TTL 者小
- (4) 靜態功率消耗非常小
官方答案
(1) 需正負兩種外加電源,才能工作、(3) 其傳播延遲比 TTL 者小
解析
本題選錯誤者。CMOS為互補式金氧半元件，只需單一電源VDD對VSS（接地）即可工作，不需正、負兩組電源，故1錯誤。CMOS不用的輸入端須接VDD或VSS（或經電阻上拉/下拉），不可空接，否則易因雜訊誤動作，故2正確。CMOS因MOS管充放電與閘極電容大，傳播延遲通常大於TTL，故3「比TTL小」錯誤。CMOS靜態時幾乎無電流，靜態功率消耗極小，故4正確。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。