民國108年 第3梯次 視聽電子丙級 學科
第29題
CMOS 邏輯電路之輸入端空接時會發生下列何種情況?
題目
CMOS 邏輯電路之輸入端空接時會發生下列何種情況?
- (1) 會造成輸出不定現象
- (2) 此輸入端為低電位
- (3) 輸入端空接對電路無影響
- (4) 此輸入端為高電位
官方答案
(1) 會造成輸出不定現象
解析
CMOS 的閘極輸入阻抗極高（可達 10^12 Ω 等級），輸入端空接時，閘極沒有明確的充放電路徑，電位會由雜散電容、漏電流與感應雜訊決定，可能停在邏輯臨界電壓附近，使輸出忽高忽低、產生振盪，甚至使互補對管同時導通而增加耗電。因此未使用的輸入端不可空接，應以電阻接到 VDD 或 VSS，或與同型已使用的輸入端並接。選項 2、4 的錯誤在於空接並不保證為低電位或高電位；選項 3 的錯誤在於空接會使電路工作不穩定。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。