民國107年 第2梯次 電力電子甲級 學科
第46題
下列數位積體電路中,何者之消耗功率最少?
題目
下列數位積體電路中,何者之消耗功率最少?
- (1) DTL
- (2) TTL
- (3) ECL
- (4) CMOS
官方答案
(4) CMOS
解析
CMOS 採用互補式金氧半結構，由 PMOS 與 NMOS 成對組成，靜態時必有一側截止，只有極小的漏電流，功率消耗主要來自切換瞬間對閘極電容充放電的動態功率，因此平均消耗功率最低，也最适合高積體度電路。DTL 與 TTL 屬雙極性邏輯，電晶體導通時持續流過電流；ECL 為追求高速而讓電晶體恆工作在導通區，電流大、耗電最高。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。