民國92年 第3梯次 數位電子甲級 學科
第33題
一組合邏輯輸入端為x 和y ,輸出端為C 和S ,其真值表如下所示,則此電路應為何?
題目
一組合邏輯輸入端為x 和y ,輸出端為C 和S ,其真值表如下所示,則此電路應為何?
- (1) 正反器
- (2) 計數器
- (3) 半加器
- (4) 全加器
官方答案
(3) 半加器
解析
此電路只有 x、y 兩個輸入，輸出為進位 C 與和 S，真值表會呈現 0+0=00、0+1=01、1+0=01、1+1=10，正好是半加器的功能。全加器還需要第三個輸入（前級進位），正反器具有記憶功能，計數器則由多個正反器組成，均不符合此組合邏輯，因此選半加器。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。