民國103年 第1梯次 數位電子甲級 學科
第47題
一組合邏輯輸入端為x 和y ,輸出端為C 和S ,其真值表如下所示,則此電路應為何?
題目
一組合邏輯輸入端為x 和y ,輸出端為C 和S ,其真值表如下所示,則此電路應為何?
- (1) 正反器
- (2) 半加器
- (3) 全加器
- (4) 計數器
官方答案
(2) 半加器
解析
兩個輸入 x、y 產生和 S 與進位 C，真值表為 0+0→C=0、S=0；0+1 與 1+0→C=0、S=1；1+1→C=1、S=0，即 S＝x⊕y、C＝x·y，正是半加器的定義。半加器只能處理兩個位元而不接收低位進位；全加器需三個輸入（含 Cin），真值表欄位不會只有 x、y 兩欄。正反器屬序向電路、計數器由正反器組成，皆與此組合邏輯真值表不符。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。