民國104年 第3梯次 數位電子甲級 學科
第69題
有關V e r i l o g H D L 語法,下列敘述何者正確?
題目
有關V e r i l o g H D L 語法,下列敘述何者正確?
- (1) 12 ' h 123 表示12 b i t 十六進位數123
- (2) 4 ' b 1101 表示4 b i t 二進位數1101
- (3) a l w a y s @ ( p o s e d g e c l o c k ) 表示正向c l o c k ( 0 →1 ) 會執行區塊敘述
- (4) V e r i l o g 中的位元相反運算為! 符號,而~ 是邏輯n o t 的意思,不會對每個位元進行相反動作
官方答案
(1) 12 ' h 123 表示12 b i t 十六進位數123、(2) 4 ' b 1101 表示4 b i t 二進位數1101、(3) a l w a y s @ ( p o s e d g e c l o c k ) 表示正向c l o c k ( 0 →1 ) 會執行區塊敘述
解析
Verilog 常數格式為 <位元寬>'<基底><值>。選項 1「12'h123」表示 12 位元十六進位值 123，正確；選項 2「4'b1101」表示 4 位元二進位值 1101，正確；選項 3「always @(posedge clock)」指 clock 由 0 升到 1 的正緣 (rising edge) 觸發並執行區塊，正確。選項 4 錯誤：~ 才是位元相反 (bitwise NOT，逐位取補)，! 為邏輯相反 (logical NOT)，二者功能相反。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。