民國105年 第3梯次 數位電子甲級 學科
第48題
V H D L 語言中,s i g n a l s 函數的屬性( c l k ' E V E N T A N D c l k = ' 1 ' ) 代表c l k
題目
V H D L 語言中,s i g n a l s 函數的屬性( c l k ' E V E N T A N D c l k = ' 1 ' ) 代表c l k
- (1) 一直處於高電位
- (2) 下降邊緣
- (3) 上升邊緣
- (4) 一直處於低電位
官方答案
(3) 上升邊緣
解析
在 VHDL 中，clk'EVENT 是信號屬性，代表 clk 這個信號剛剛發生事件，也就是電位有了變化；後面的 AND clk='1' 則進一步限定變化後的新電位為高電位（邏輯 1）。兩者同時成立，就表示 clk 由 0 變成 1，即上升邊緣（rising edge），因此寫成 clk'EVENT AND clk='1' 就是偵測正緣觸發，常出現在時序電路的製程描述中。若要偵測下降邊緣，條件會寫成 clk'EVENT AND clk='0'；若要表示一直維持高或低電位，則應使用 clk='1' 或 clk='0' 而不搭配 'EVENT，故選 3。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。