民國107年 第3梯次 數位電子甲級 學科
第67題
有關Verilog HDL 語法,下列敘述何者正確?
題目
有關Verilog HDL 語法,下列敘述何者正確?
- (1) 12'h123 表示12bit 十六進位數123
- (2) always@(pos edge clock)表示正緣clock(0→1)會執行區塊敘述
- (3) Verilog 中的位元相反運算為!符號,而~是邏輯n ot 的意思,不會對每個位元進行相反動作
- (4) 4'b1101 表示4bit 二進位數1101
官方答案
(1) 12'h123 表示12bit 十六進位數123、(2) always@(pos edge clock)表示正緣clock(0→1)會執行區塊敘述、(4) 4'b1101 表示4bit 二進位數1101
解析
Verilog 的數值表示法 12'h123 代表 12 位元、十六進位的 123，三位十六進位剛好佔 12 位元；4'b1101 則是 4 位元二進位 1101。always@(posedge clock) 會在時脈由 0 變 1 的正緣觸發。位元相反運算是 ~，會逐位取補數；! 才是邏輯 NOT，只判斷真假，因此選項 3 把兩者說反了。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。