民國103年 第2梯次 數位電子乙級 學科
第14題
C M O S I C 比T T L I C 較具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通稱 為
題目
C M O S I C 比T T L I C 較具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通稱 為
- (1) 下降時間
- (2) 傳遞延遲
- (3) 作業時間
- (4) 上升時間
官方答案
(2) 傳遞延遲
解析
CMOS邏輯閘雖靜態功耗低，但因內部電晶體尺寸與負載電容影響，輸入變化傳到輸出需要時間，此即傳遞延遲（propagation delay），常以輸入與輸出波形50%準位間的時間差表示。上升時間與下降時間只描述波形邊緣由低到高或由高到低所需的過渡時間，並不是整體響應快慢的主要指標；作業時間也不是標準術語。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。