民國108年 第3梯次 數位電子乙級 學科
第2題
CMOS IC 比TTL IC 較具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通稱為
題目
CMOS IC 比TTL IC 較具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通稱為
- (1) 下降時間
- (2) 上升時間
- (3) 作業時間
- (4) 傳遞延遲
官方答案
(4) 傳遞延遲
解析
CMOS 由互補式金氧半電晶體構成，靜態時幾乎不導通，功率消耗遠低於 TTL；但 MOS 元件驅動電容負載的能力較弱，訊號從輸入端變化到輸出端穩定所需的時間較長，此段時間稱為傳遞延遲（propagation delay），會直接限制電路的最高工作頻率。上升時間與下降時間只是延遲過程中的波形斜率，並非此段延遲的通稱，故選傳遞延遲。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。