民國109年 第3梯次 數位電子乙級 學科
第55題
CMOS IC 比TTL IC 具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通稱為
題目
CMOS IC 比TTL IC 具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通稱為
- (1) 下降時間
- (2) 傳遞延遲
- (3) 上升時間
- (4) 作業時間
官方答案
(2) 傳遞延遲
解析
CMOS 與 TTL 相比，優點是靜態功率消耗低（閘極絕緣、幾乎不導通電流），缺點是輸入電容較大、充放電慢，使訊號從輸入到輸出穩定所需的時間較長，此時間稱為「傳遞延遲」（Propagation Delay），即選項 2。上升時間與下降時間僅指輸出波形在 10% 至 90% 間轉換的邊緣時間，屬延遲的一部分而非總稱；「作業時間」並非數位 IC 的標準術語。因此本題選 2。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。