有一循序電路如下圖。依據晶圓代工廠所提供的元件庫（cell library），各元件的訊號延遲時間如下：ANDgate 的延遲時間為2 ns，XOR gate…

題目

有一循序電路如下圖。依據晶圓代工廠所提供的元件庫（cell library），各元件的訊號延遲時間如下：ANDgate 的延遲時間為2 ns，XOR gate 的延遲時間為4 ns，D flip flop 的setup time 為3 ns，clock-to-output time為1 ns。該電路能正確運作的最短時脈週期（clock period time）為何？ A. 6 ns B. 8 ns C. 10 ns D. 12 ns

官方答案

• 答案：C. 10 ns

官方資料

• 官方試題 PDF
• 官方答案 PDF

答案以考選部公告之測驗式試題標準答案 PDF 為準。