在設計管線式（pipeline）處理器時，需搭配各式軟硬體的設計機制，以減少管線因data hazard 損失的運算效能。下列優化運算效能的技術，何者不能於編譯…

題目

在設計管線式（pipeline）處理器時，需搭配各式軟硬體的設計機制，以減少管線因data hazard 損失的運算效能。下列優化運算效能的技術，何者不能於編譯器（compiler）上實施？ A. Data forwarding B. Instruction scheduling D. Register renaming C. Software pipelining

官方答案

• 答案：A. Data forwarding

解析

Data forwarding（資料前送）是在處理器硬體中加入旁路（bypass）路徑，讓ALU 的運算結果不必先寫回暫存器，就能直接送給下一道指令使用，屬於硬體層面的設計，編譯器無法自行實施。Instruction scheduling 由編譯器調整指令順序，把有相依性的指令拉開距離；Software pipelining 由編譯器重排迴圈內指令，使多個迭代重疊執行；Register renaming 亦可由編譯器在靜態排程時配置不同暫存器，來消除名稱相依（假相依）。因此只有 A 屬於硬體機制。

AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。

官方資料

• 官方試題 PDF
• 官方答案 PDF

答案以考選部公告之測驗式試題標準答案 PDF 為準。