民國96年 第1梯次 視聽電子丙級 學科
第6題
C M O S 邏輯電路之輸入端空接時會發生下列何種情況?
題目
C M O S 邏輯電路之輸入端空接時會發生下列何種情況?
- (1) 此輸入端為高電位
- (2) 此輸入端為低電位
- (3) 輸入端空接對電路無影響
- (4) 會造成輸出不定現象
官方答案
(4) 會造成輸出不定現象
解析
CMOS 為互補式金氧半場效電晶體邏輯，其輸入端為高阻抗（MOSFET 閘極絕緣），空接時閘極電位處於浮接而不定，極易受雜訊干擾，使兩串聯的 P、N 通道同時微導通而產生貫穿電流，造成輸出不定、耗電增加甚至損壞。因此 CMOS 未使用的輸入端不可空接，應經電阻上拉至 VDD 或下拉至 GND 固定準位。選項 1、2 把浮接誤判為固定高低電位，是 TTL 輸入懸空視為高電位的觀念，不適用於 CMOS；選項 3 說無影響明顯錯誤。故正確為會造成輸出不定現象。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。