民國110年 第3梯次 儀表電子甲級 學科
第12題
CPLD 和FPGA 的特性下列何者是錯誤的?
題目
CPLD 和FPGA 的特性下列何者是錯誤的?
- (1) 可用繪電路圖法設計
- (2) 可用波形法設計
- (3) 可用VHD L 語言設計
- (4) 具有燒錄並列EEPROM 的功能
官方答案
(4) 具有燒錄並列EEPROM 的功能
解析
CPLD 與 FPGA 都屬於可程式邏輯元件，設計方式可使用電路圖、波形圖及時序描述，也可使用 VHDL 或 Verilog 等硬體描述語言，因此前三項敘述都成立。它們的功能是實現數位邏輯電路，並不是用來燒錄並列 EEPROM；CPLD 雖常採 EEPROM 或快閃記憶體保存組態，FPGA 則多採 SRAM 組態，但「燒錄並列 EEPROM」並非其特性，故本項錯誤。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。