民國99年 第3梯次 電力電子甲級 學科
第47題
微處理器使用中斷I / O 時,其硬體介面電路必須要能
題目
微處理器使用中斷I / O 時,其硬體介面電路必須要能
- (1) 產生T I M E O U T 信號
- (2) 接收中斷信號
- (3) 產生中斷信號
- (4) 作輸出/輸入的連繫交握( H a n d s h a k i n g ) 控制
官方答案
(3) 產生中斷信號
解析
中斷式 I/O 是由周邊介面主動向 CPU 提出中斷請求，CPU 在每道指令結束時檢查中斷腳位，若成立則保存現場並跳至中斷服務程式。因此介面電路必須具備「產生中斷信號」的能力，並可被致能或遮罩。TIMEOUT 是等待逾時保護，屬另一種機制；交握控制主要用於非同步資料傳輸，並非中斷 I/O 的必要條件。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。