民國101年 第3梯次 數位電子甲級 學科
第79題
可程式邏輯元件( P L D ) 中,若A N D 閘陣列是可規劃的( p r o g r a m m a b l e ),而O R 閘陣列是固定 的,則為何種…
題目
可程式邏輯元件( P L D ) 中,若A N D 閘陣列是可規劃的( p r o g r a m m a b l e ),而O R 閘陣列是固定 的,則為何種元件
- (1) F P L A
- (2) P R O M
- (3) P A L
- (4) M U X
官方答案
(3) P A L
解析
PAL（Programmable Array Logic）的內部結構是 AND 閘陣列可規劃、OR 閘陣列固定，使用者只能自行決定乘積項，輸出端的或項則由廠商固定。對照其他元件：PLA 的 AND 與 OR 陣列都可規劃；PROM 的 AND 陣列（解碼器）固定、OR 陣列可規劃；FPGA 屬可重複組態的邏輯元件；MUX 只是多工選擇器，不具陣列規劃結構。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。