民國102年 第3梯次 數位電子甲級 學科
第46題
於C M O S 邏輯族中,一個多輸入N A N D 未使用的輸入端應如何處置,以避免產生誤動作
題目
於C M O S 邏輯族中,一個多輸入N A N D 未使用的輸入端應如何處置,以避免產生誤動作
- (1) 接至V s s
- (2) 空接
- (3) 接至V d d / 3
- (4) 接至已使用的輸入端
官方答案
(4) 接至已使用的輸入端
解析
CMOS 輸入阻抗極高，未使用的輸入端絕不可空接（懸空），否則易受雜訊漂移至臨界電壓，使輸出級 NMOS、PMOS 同時導通，產生大電流與誤動作。NAND 為 AND 的否定，將未用腳接至已使用的輸入端（或接 Vdd），可使其為邏輯1，不影響其餘輸入的邏輯運算。選項1接 Vss 會強迫輸出恆為1而喪失閘功能；選項2空接錯誤；選項3之 Vdd/3 非穩定邏輯準位亦錯。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。