民國104年 第3梯次 數位電子乙級 學科
第4題
C M O S I C 比T T L I C 較具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通 稱為
題目
C M O S I C 比T T L I C 較具有較低的功率消耗,但其最大缺點是響應時間較長,此段時間通 稱為
- (1) 下降時間
- (2) 作業時間
- (3) 上升時間
- (4) 傳遞延遲
官方答案
(4) 傳遞延遲
解析
CMOS邏輯IC相較於TTL，靜態下幾乎不導通電流，故功率消耗極低；其主要缺點是開關速度較慢，訊號從輸入變化到輸出穩定所需的時間較長，此時間稱為「傳遞延遲」（propagation delay, tpd）。上升時間與下降時間分別指輸出波形由10%升至90%、或由90%降至10%的邊緣轉換時間，屬單一轉態特性；作業時間並非標準術語。題幹所稱整體響應較慢的時間即傳遞延遲，故答案為4。
AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。