一晶片含有106個CMOS 邏輯閘，每個邏輯閘負載電容為40 fF。該晶片電源為3.3 V，頻率為500 MHz，該晶片最大總功率散逸為何？

題目

一晶片含有106個CMOS 邏輯閘，每個邏輯閘負載電容為40 fF。該晶片電源為3.3 V，頻率為500 MHz，該晶片最大總功率散逸為何？ A. 0.2178 W B. 2.178 W C. 21.78 W D. 217.8 W

官方答案

• 答案：D. 217.8 W

解析

CMOS數位電路之最大動態功率散逸公式為 P = N × C × V² × f。式中邏輯閘數量 N = 10⁶，負載電容 C = 40 fF = 40 × 10⁻¹⁵ F，電源電壓 V = 3.3 V，時脈頻率 f = 500 MHz = 500 × 10⁶ Hz。代入公式計算：P = 10⁶ × (40 × 10⁻¹⁵) × (3.3)² × (500 × 10⁶) = 40 × 10⁻⁹ × 10.89 × 500 × 10⁶ = 20,000 × 10⁻³ × 10.89 = 20 × 10.89 = 217.8 W。故選D。

AI 參考解析（推得答案已與官方答案比對一致），非官方公告內容，僅供備考參考。

官方資料

• 官方試題 PDF
• 官方答案 PDF

答案以考選部公告之測驗式試題標準答案 PDF 為準。